Institución:
Este repositorio recopila puntos de referencia y núcleos científicos que se utilizan para evaluar arquitecturas RISC-V aprovechando la extensión vectorial.
Pablo Vizcaino, Fabio Banchelli, Filippo Mantovani
Los BSC Cross-Architecture HPC Benchmarks (SDV-CAB) son un conjunto seleccionado de kernels y algoritmos de computación de alto rendimiento (HPC) que abarcan álgebra lineal densa (BLAS Nivel 1-3), solucionadores dispersos, FFT, plantillas y pruebas de memoria/micro-benchmarks, implementados una sola vez y disponibles para múltiples arquitecturas de conjuntos de instrucciones. Cada kernel se distribuye como una referencia escalar portátil, además de versiones optimizadas para hardware: intrínsecas vectoriales escritas a mano para RISC-V (RVV 0.7/1.0), x86 (AVX/AVX-512), Arm (NEON/SVE) y NEC SX-Aurora, descarga de GPU (CUDA/cuBLAS, objetivo OpenMP) y back-ends de bibliotecas de proveedores optimizados (MKL, ArmPL). Un diseño común de controlador/núcleo aísla el código específico de la arquitectura, lo que permite ejecutar y comparar la misma carga de trabajo en igualdad de condiciones entre diferentes arquitecturas de conjunto de instrucciones (ISA). Esto convierte las afirmaciones de portabilidad de RISC-V en datos reproducibles sobre rendimiento, eficiencia de vectorización y escalabilidad. Disponible como código abierto (BSD 3-Clause) en https://gitlab.bsc.es/benchmarks/sdv-cab.
Conjuntos de pruebas de regresión de compiladores, simulación de arquitectura, validación de SoC FPGA, ajuste de unidades vectoriales, laboratorios de enseñanza universitaria
Start-ups de CPU y aceleradores RISC-V; Proveedores consolidados de CPU/GPU que incorporan IP RISC-V; Equipos de arquitectura y verificación de EuroHPC; Proveedores de computación de alto rendimiento en la nube que evalúan nodos heterogéneos; Cursos académicos de arquitectura de computadoras y programación paralela
Technology Readiness Level (1-9): 7
Protection:
BSD 3-Clause License
Si quieres saber más sobre este proyecto no dudes en contactarnos